--- title: "TPU 8t・8iとは？Google第8世代TPUの仕様・Ironwoodとの違いと提供状況【2026年10月】" url: "https://www.issoh.co.jp/tech/details/11895/" published: 2026-04-23 updated: 2026-10-08 categories: ["Google Cloud"] publisher: "株式会社一創" --- # TPU 8t・8iとは？Google第8世代TPUの仕様・Ironwoodとの違いと提供状況【2026年10月】 TPU 8tとTPU 8iは、Googleが2026年4月22日のGoogle Cloud Next ’26で発表した第8世代TPUです。8tは事前学習用、8iは推論・事後学習用で、TPUが同じ世代で2種類のチップに分かれたのは初めてです。2026年10月8日時点で両チップともGoogle Cloudの製品ページでは「Coming soon」のままで、料金も公開されていません。この記事では、公式の技術ブログとドキュメントに載っている数値だけを使って2チップの違いを整理します。そのうえで、前世代Ironwoodとの比較で「約3倍」の数字を読むときの注意点と、今から導入を検討する場合の判断材料を示します。 ## まとめ：TPU 8tと8iの違いと2026年10月時点の提供状況 - **TPU 8t**は事前学習用です。1スーパーポッド9,600チップ、HBM 216GB、FP4ピーク12.6PFLOPs/チップで、ポッド全体は121EFになります。トポロジーは従来の3Dトーラスです。 - **TPU 8i**は推論と強化学習のサンプリング用です。HBM 288GB、オンチップSRAM 384MB（前世代の3倍）を積み、最大1,152チップをBoardflyトポロジーでつなぎます。 - Ironwood比で、8tは学習の性能/ドル最大2.7倍、8iは推論の性能/ドル最大80%向上、ワット当たり性能は両チップとも最大2倍とされています（Google公表値）。 - 8tの「ポッド性能ほぼ3倍」（121EF対42.5EF）は、8tのFP4ピークとIronwoodのFP8ピークから出した比で、同じ精度どうしの比較ではありません。8tのFP8ピークをFP4の半分と仮定すると、試算で約1.4倍です。 - 2026年10月8日時点で一般提供は始まっていません。Cloud TPUのリリースノートに8t・8iの項目は無く、料金ページにも載っていません。年内に使う計画なら、一般提供済みのIronwood（TPU7x）で始め、コードをそのまま移す前提で組むのが現実的です。 ## 学習用TPU 8tと推論用TPU 8iの役割分担 発表を書いたGoogleのAmin Vahdat氏（AI・インフラ担当SVP）は、2チップに分けた理由として、エージェントが推論・計画・実行・学習を繰り返すようになり、学習と推論でインフラへの要求が分かれたことを挙げています。8tは演算スループットとチップ間帯域を、8iはメモリ帯域と低遅延を優先した設計です。ただし公式ブログは、どちらのチップも両方の処理を実行できるとも明記しています。分けたのは効率のためで、8tで推論ができないわけではありません。 2チップの公式仕様は次のとおりです（[Google Cloudの技術解説ブログ](https://cloud.google.com/blog/products/compute/tpu-8t-and-tpu-8i-technical-deep-dive)の比較表から）。 | 項目 | TPU 8t | TPU 8i | | --------- | ----------------------------- | ---------------- | | 主な用途 | 大規模な事前学習 | サンプリング・推論・リーズニング | | トポロジー | 3Dトーラス | Boardfly | | 専用回路 | SparseCore・LLM Decoder Engine | CAE（集合通信アクセラレータ） | | HBM容量 | 216GB | 288GB | | HBM帯域 | 6,528GB/s | 8,601GB/s | | オンチップSRAM | 128MB | 384MB | | FP4ピーク | 12.6PFLOPs | 10.1PFLOPs | | 最大構成 | 9,600チップ | 1,152チップ | | ホストCPU | Arm Axion | Arm Axion | どちらもGoogle Cloudの**AI Hypercomputer**（ハードウェア・ソフトウェア・ネットワークをまとめて提供する構成）の部品として提供されます。ホストCPUに自社のArm系CPU「Axion」を採用したのも第8世代が初めてで、データ前処理がホスト側で詰まってTPUが待たされる問題への対策です。8iでは物理CPUホストの数をサーバーあたり2倍にし、NUMA構成で分離しています。冷却は両チップとも第4世代の液冷です。 ## TPU 8tの仕様：9,600チップのスーパーポッドとVirgo Network 8tは、フロンティアモデルの開発サイクルを数か月から数週間に縮めることを狙った学習用チップです。1スーパーポッドは9,600チップ、共有HBMは2PB、演算性能は121EFで、チップ間インターコネクト（ICI）の帯域は前世代の2倍です。 ### SparseCoreとネイティブFP4による演算効率 8tには、埋め込み（embedding）の参照のような不規則なメモリアクセスを処理する**SparseCore**が載っています。行列演算はMXU（行列演算ユニット）が担い、データ依存のall-gatherなどの集合通信はSparseCoreが肩代わりします。新たにFP4（4ビット浮動小数点）をネイティブで扱えるようになり、Googleによれば精度を保ったままMXUのスループットが2倍になります。ベクトル演算ユニット（VPU）の規模も見直されていて、量子化・softmax・LayerNormを行列演算と重ねて実行しやすくなりました。FP4の量子化を自社モデルで使えるかは、[TPUとは？GPU・CPUとの違い、世代別の性能と料金、TorchTPUでのPyTorch対応](/tech/details/10447/)で扱っている既存世代での精度検証と同じ手順で確かめる必要があります。 ### TPU 8tのデータ転送：Virgo NetworkとTPUDirectによる帯域拡張 ポッドの外とつなぐデータセンターネットワーク（DCN）には、新しいファブリック**Virgo Network**を使います。高ラジックスのスイッチで2階層のノンブロッキング構成にし、DCN帯域は前世代比で最大4倍です。1つのVirgoファブリックで13万4,000チップ超を最大47Pb/sの二分割帯域でつなぎ、JAXとPathwaysを組み合わせれば100万チップ超を1つの学習クラスタとして扱えるとしています。 ストレージ経路では2つの機能が加わりました。**TPUDirect RDMA**はTPUのHBMとNICの間でホストCPUとDRAMを経由せずにデータを転送し、**TPUDirect Storage**はTPUとGoogle Cloud Managed Lustreの間を直接つなぎます。後者についてGoogleは、Ironwoodで学習する場合と比べてストレージアクセスが10倍速いとしています。数百PB規模の学習データを読み込む場面で、データ投入待ちでMXUが止まる時間を減らすための機能です。 ### goodput 97%超を狙う障害対応の仕組み 8tは「goodput」（クラスタの稼働時間のうち実際に学習が進んだ時間の割合）で97%超を目標にしています。そのためのRAS機能として、数万チップ規模のリアルタイムテレメトリ、ジョブを止めずに故障したICIリンクを迂回する機能、光回路スイッチ（OCS）による無人での構成変更が入っています。数千チップ規模の学習では障害による停止もジョブの完了時間を左右するので、比較時には、ピーク性能に加えて障害復旧やチェックポイント再開による停止時間も評価してください。 ## TPU 8iの仕様：384MBのSRAM・Boardfly・CAE 8iは事後学習（強化学習のサンプリング）と、同時接続の多い推論に向けたチップです。Googleはエージェント処理の遅延を減らすための変更を4つ挙げていて、Ironwoodに比べて同じコストで約2倍の利用者を処理できるとしています。 ### TPU 8iのメモリ構成：SRAM 384MBとHBM 288GB オンチップSRAMは前世代の3倍の384MBです。目的は、長いコンテキストのデコード中に[KVキャッシュ](/tech/details/13786/)をチップ上に置き、HBMからの読み出しを待つ時間を減らすことです。Googleは、SRAM容量を本番規模のリーズニングモデルのKVキャッシュの大きさに合わせて決めたと説明しています。HBMは288GBです。Ironwoodの仕様表は192GiBですが、同じ公式ページの本文には192GBとも記載されています。仕様表のGiB表記を採用し、8iの288GBを十進単位として換算すると約1.4倍です。旧版のこの記事にあった「HBM容量6.8倍」は誤りで、公式資料にその数字はありません。 ### Boardflyの最大ホップ数：1,024チップ構成で16対7 8iは3Dトーラスをやめ、**Boardfly**という階層型のトポロジーを採用しました。Dragonfly型ネットワークの考え方を応用したものです。 - 4チップをリング状につないだトレイが基本単位です（外部リンク16本）。 - 8ボードを銅ケーブルで全結合して1グループを作ります。 - 36グループを光回路スイッチ（OCS）で全結合して1ポッドにします。 4×8×36は1,152チップですが、技術解説ブログはポッド構成を「最大1,024アクティブチップ」とも書いています。接続できる総数が1,152チップで、そのうちアクティブなチップを1,024としていますが、差の128チップの用途はブログでは説明されていません。ホップ数の削減は計算で確かめられます。8×8×16の3Dトーラス（1,024チップ）で最も遠いチップへ届くには、各次元を半周ずつ、8/2＋8/2＋16/2＝16ホップかかります。Boardflyでは最大7ホップに減り、通信量の多い処理で遅延が最大50%改善するとされています。トーラスは隣接チップとの通信が中心の密なモデルの学習には向いていますが、どのチップへもトークンを送る[MoE（Mixture of Experts）](/tech/details/15810/)のall-to-all通信では、ホップ数が遅延に影響します。8iのICI帯域は19.2Tb/sで、前世代の2倍です。 ### CAE（Collectives Acceleration Engine）による集合通信の高速化 自己回帰デコードやChain-of-Thoughtの処理では、各ステップで複数コアの結果を集約する処理（リダクション・同期）が繰り返されます。8iはこの集合通信を専用回路のCAEに任せ、チップ内の集合通信の遅延を最大5分の1にしました。8iのチップは、コアダイ上の2つのTensorCoreとチップレットダイ上の1つのCAEで構成されています。Ironwoodがコアダイに載せていた4つのSparseCoreは、8iでは無くなりました。8iは集合通信を重視した設計ですが、SparseCoreの構成変更だけを根拠に、推薦モデルを処理対象から外したとは断定できません。 ## Ironwood（TPU7x）との比較：「約3倍」は精度の異なるピーク値の比 Googleは8tについて「ポッドあたりの演算性能が前世代のほぼ3倍」と書いています。この数字を自社の計画に使う前に、どの精度での比較かを確かめておく必要があります。[日本語版の発表ブログ](https://cloud.google.com/blog/ja/products/infrastructure/eighth-generation-tpu-agentic-era)の比較表は、8tの表を「ポッドあたりのFP4 EFlops（Ironwood 42.5・8t 121）」、8iの表を「ポッドあたりのFP8 EFlops（Ironwood 1.2・8i 11.6）」と、別々の精度ラベルで載せています。 | 項目 | Ironwood（TPU7x） | TPU 8t | TPU 8i | | --------- | ---------------- | --------------- | --------------- | | ポッドのチップ数 | 9,216 | 9,600 | 1,152 | | チップのピーク性能 | 4,614TFLOPs（FP8） | 12.6PFLOPs（FP4） | 10.1PFLOPs（FP4） | | ポッドのピーク性能 | 42.5EF | 121EF | 11.6EF | | HBM容量 | 192GiB | 216GB | 288GB | | HBM帯域 | 7,380GB/s | 6,528GB/s | 8,601GB/s | | 提供状況 | 一般提供（2026-03-31） | Coming soon | Coming soon | 表のIronwoodのチップ値はドキュメントのFP8ピーク、8t・8iのチップ値は技術解説ブログのFP4ピークです。次のPythonスクリプトは、この公表値から理論ピーク性能と3Dトーラスの最大ホップ数を計算します。標準ライブラリだけで動きます。8iの11.6EFは、公式の比較表と同じく1,152チップすべてを演算に使うと仮定した値で、前述の「最大1,024アクティブチップ」とは分けて扱います。 ``` # 公式発表の数値から、ポッド全体のピーク性能と3Dトーラスの最大ホップ数を計算する specs = { # 名前: (ポッドあたりチップ数, チップあたりピークPFLOPs, 精度) "Ironwood (TPU7x)": (9216, 4.614, "FP8"), "TPU 8t": (9600, 12.6, "FP4"), "TPU 8i": (1152, 10.1, "FP4"), } for name, (chips, pflops, precision) in specs.items(): exaflops = chips * pflops / 1000 print(f"{name:18} {chips:>5} chips x {pflops:>6} PF = {exaflops:6.1f} EF ({precision})") # FP4はFP8の2倍のスループットという前提で、8tをFP8相当に割り戻す（試算） ironwood = 9216 * 4.614 / 1000 tpu8t_fp8_equiv = 9600 * 12.6 / 2 / 1000 print(f"8t / Ironwood (公表値どうし) = {9600 * 12.6 / 1000 / ironwood:.2f}x") print(f"8t / Ironwood (FP8相当の試算) = {tpu8t_fp8_equiv / ironwood:.2f}x") # 3Dトーラス 8x8x16（1,024チップ）の最大ホップ数＝各次元の半周の合計 dims = (8, 8, 16) print("3D torus diameter:", sum(d // 2 for d in dims), "hops") ``` Python 3で実行した出力は次のとおりです。 ``` Ironwood (TPU7x) 9216 chips x 4.614 PF = 42.5 EF (FP8) TPU 8t 9600 chips x 12.6 PF = 121.0 EF (FP4) TPU 8i 1152 chips x 10.1 PF = 11.6 EF (FP4) 8t / Ironwood (公表値どうし) = 2.84x 8t / Ironwood (FP8相当の試算) = 1.42x 3D torus diameter: 16 hops ``` 16ホップと、121EF・42.5EF・11.6EFのポッド性能は、いずれもGoogleの公表値と表示桁数の範囲で一致します。ポッド性能は「チップ数×チップ当たりのピーク値」の計算結果と同じだということです。Ironwoodのドキュメントの仕様表にはBF16とFP8の行しかなくFP4の行は無いため、8t側の表が「FP4 EFlops」としているIronwoodの42.5EFは、FP8のピーク値と同じ数字です。技術解説ブログはネイティブFP4を8tで新たに導入した機能としており、Ironwoodの42.5EFをFP4演算のピーク性能とみなせるかは、この資料だけでは確定できません。約2.84倍は、8tのFP4ピークとIronwoodのFP8ピークから算出した比であり、同じ演算精度での性能比やモデルの実行速度比ではありません。8iの表の「FP8」ラベルも、技術解説ブログのFP4表記とは食い違っています。 FP8で動かす場合の比較値は公表されていません。技術解説ブログには「ネイティブFP4でMXUのスループットが2倍になる」とあるので、8tのFP8ピークをFP4の半分と仮定すると、ポッド性能の比は約1.42倍です。これは仮定に基づくピーク値の試算で、BF16での性能や実際の学習速度を示すものではありません。8tには通信（ICI 2倍・DCN 4倍）、ストレージ（10倍）、goodputの改善もあるため、実効速度はこれらを含めて測る必要があります。 もう1つ表から分かるのは、**8tのHBM帯域（6,528GB/s）がIronwood（7,380GB/s）より低い**ことです。メモリ帯域で速度が決まる推論を8tで動かしても、Ironwoodより速くなるとは限りません。推論は8iに任せるという設計の意図が、この数字にも表れています。FP4に量子化できないモデルでは、FP4のピーク値を性能見積もりに使えません。PoCでは、自社のモデルと精度設定で、Ironwoodと8tの両方のスループットを測る計画を立ててください。 ## ソフトウェア対応：JAX・ネイティブPyTorch・vLLM 第8世代TPUのソフトウェアスタックはIronwoodと同じです。公式ブログは、JAX・MaxText・PyTorch・SGLang・[vLLM](/tech/details/15786/)に対応し、ベアメタルでも使えるとしています。Ironwoodで動くJAX・PyTorch・Kerasのコードはそのまま第8世代に載り、BoardflyやCAEの違いはXLAコンパイラが吸収します。CAEやSparseCoreを直接使い切りたい場合は、Pythonでハードウェアを意識したカーネルを書くPallas（Mosaic）を使います。 PyTorchについては、技術解説ブログが「TPUのネイティブPyTorchサポートがプレビューになった」と書いています。Eager Modeを含め、既存のPyTorchモデルをそのまま持ち込める形を目指したものです。ただしプレビューなので、本番で使う前にSLAの対象かどうかを確認してください。従来のPyTorch/XLAとの関係や導入状況は、TPUの総論記事にまとめています。TensorFlowは対応フレームワークの一覧に入っていません。前世代のTPU7xのドキュメントでも、使えるのはJAXとPyTorchで、TensorFlowは非対応と明記されています。TensorFlowの資産が中心なら、第8世代での対応可否を確認し、非対応の場合はJAXやPyTorchへの移行を見積もってください。 ## 提供状況と料金：2026年10月時点では一般提供前 Googleは発表時に「両チップとも年内に一般提供する」としていました。2026年10月8日に一次情報を確認した結果は次のとおりです。 - [Cloud TPUの製品ページ](https://cloud.google.com/tpu)では、TPU 8tとTPU 8iのどちらも「Coming soon」のままです。Compute EngineのTPUマシンのドキュメントも、対応バージョンをTPU7x・v6e・v5pの3つとしています。 - [Cloud TPUのリリースノート](https://docs.cloud.google.com/tpu/docs/release-notes)で最新のTPU関連項目は2026年6月1日の「Compute EngineでTPUを一般提供」で、8t・8iの記載はプレビューも含めてありません。直近の世代の一般提供は、2026年3月31日のTPU7x（Ironwood）です。 - TPU7xのドキュメントは、TPU7xを「Google Cloudで提供している最新のTPU」と説明しています。 - [料金ページ](https://cloud.google.com/tpu/pricing)に8t・8iの単価はありません。比較の目安として、Ironwoodのオンデマンド料金はus-central1で1チップ時間あたり12.00ドルです。 Googleは、第8世代TPUについて問い合わせる窓口として関心表明フォーム（interest form）を公開しています。次世代TPU容量の契約事例として、Anthropicは2026年4月6日に、GoogleとBroadcomから「2027年以降に稼働する数ギガワット規模の次世代TPU容量」を確保したと発表しました。ただしこの発表は世代名を明記していません。採用事例として公式ブログに名前が出ているのはCitadel Securitiesですが、同社の事例はIronwoodでのものです。 ## 導入判断：8iを待つケースとIronwoodで始めるケース 判断の基準は、いつ本番に載せる必要があるかと、どの精度で動かすかです。 - **8iを待つ価値があるのは**、大規模なMoEモデルを低遅延で提供するサービスや、長いコンテキストでHBM容量が不足し、8iの容量とチップ数で必要なKVキャッシュを収容できる見込みがある推論です。Googleが8iの性能/ドル80%向上をうたっているのも、大規模MoEを低遅延目標で動かす場合です。 - **Ironwoodで始めるべきなのは**、2026年内に本番が必要な案件です。Ironwoodは一般提供済みで料金も決まっており、JAXやPyTorchのコードはそのまま第8世代へ移せます。本番期限までに評価・移行する期間を確保するため、Ironwoodで検証を始め、8tへの移行は提供日と利用条件が確認できてから判断してください。 - **8tの「約3倍」をそのまま見積もりに使うべきでないのは**、FP8やBF16で学習するモデルです。約3倍は8tのFP4ピークとIronwoodのFP8ピークを比べた値です。8tのFP8ピークをFP4の半分と仮定した試算では約1.4倍ですが、公式の同精度比較値ではありません。実際の伸びは、通信やストレージの改善も含めてPoCで測ってください。 - **第8世代TPUが合わないのは**、TensorFlowやCUDAの独自カーネルへの依存が強く、対応確認や移植・再検証の費用を確保できない場合です。GPU側の次世代と比べるなら[NVIDIA Rubin（Vera Rubin）](/tech/details/10506/)の出荷時期、AWSの自社チップなら[AWS Trainium](/tech/details/10448/)と並べて、移行コストを含めて比べてください。 ## よくある質問 ### TPU 8tとTPU 8iの違いは何ですか？ 8tは事前学習用で、9,600チップの3Dトーラス、FP4ピーク12.6PFLOPs/チップ、HBM 216GBです。8iは推論・事後学習用で、Boardflyで最大1,152チップを接続し、HBM 288GB、SRAM 384MB、集合通信用のCAEを持ちます。どちらも両方の処理を実行できますが、それぞれの用途で効率が最も高くなるように設計されています。 ### TPU 8iの料金はいくらですか？ 2026年10月8日時点で、Google CloudのTPU料金ページに8t・8iの単価は載っていません。単価の公開時期も確認できていません。参考までに、一般提供中のIronwoodはus-central1のオンデマンドで1チップ時間あたり12.00ドルです。 ### TPU 8t・8iはいつから使えますか？ Googleは2026年4月の発表で「年内に一般提供」としましたが、10月8日時点では製品ページが「Coming soon」で、リリースノートにも記載がありません。Googleは関心表明フォームを公開しており、利用開始時期について問い合わせられます。 ### 第8世代TPUでPyTorchは使えますか？ 使えます。公式ブログはJAX・MaxText・PyTorch・SGLang・vLLMへの対応を明記しています。TPU向けのネイティブPyTorchサポートは、2026年4月時点でプレビューです。 ### Boardflyトポロジーとは何ですか？ TPU 8iが採用した階層型の接続方式です。4チップのトレイ、8ボードを全結合したグループ、36グループを光回路スイッチで全結合したポッドの3段で構成されます。1,024チップ規模で、3Dトーラスでは16ホップかかる最大距離を7ホップに縮めます。 ## 関連記事 - [TPUとは？GPU・CPUとの違い、世代別の性能と料金、TorchTPUでのPyTorch対応](/tech/details/10447/) - [NVIDIA Rubin（Vera Rubin）とは？7チップ構成・性能・出荷時期とBlackwellとの違い【2026年10月】](/tech/details/10506/) - [AWS Trainiumとは？Trainium3までの世代別性能・料金・Neuron SDK対応と採用判断](/tech/details/10448/) - [KVキャッシュとは？LLM推論を高速化する仕組みとメモリ削減・実装判断を実装者向けに解説【2026年版】](/tech/details/13786/) - [MoE（Mixture of Experts）とは？疎活性化とルーターの仕組み・VRAM要件と採用判断を実装者向けに解説](/tech/details/15810/) --- 出典: [TPU 8t・8iとは？Google第8世代TPUの仕様・Ironwoodとの違いと提供状況【2026年10月】]()（株式会社一創）