--- title: "FPGAの価格とコスト構造｜単価だけで決まらない総額の内訳とASICとの分岐点" url: "https://www.issoh.co.jp/column/details/16900/" published: 2026-08-24 updated: 2026-09-20 categories: ["インフラ"] publisher: "株式会社一創" --- # FPGAの価格とコスト構造｜単価だけで決まらない総額の内訳とASICとの分岐点 見積書の先頭にデバイス単価が並んでいても、総額はその行では決まりません。FPGAを使う製品の費用は、1個あたりの部品代、開発ツールのライセンス、有償IPコアの調達費、設計と検証の工数、実機を用意する費用が、それぞれ別の時間軸で発生するからです。この記事では五つの費目がどこにいくら乗るのかを分解し、DigiKey日本で2026年8月24日に確認できた実売単価の幅、ASIC化との損益分岐台数を出す計算手順、マイコンやGPUモジュール構成と並べた総コストの見え方、削ってよい費目と削ると跳ね返る費目の線引きまでを扱います。デバイスそのものの定義や内部構造は[FPGAとは何か？フィールドプログラマブルゲートアレイの定義と基本原理](https://www.issoh.co.jp/tech/details/9296/)へ譲り、ここは金額の話に絞ります。 ## まとめ｜FPGAの総額を決める五費目と、量産数で入れ替わる有利不利の境目 結論から示します。少量生産の案件では、デバイス代が総額に占める割合は小さく、設計と検証の人件費が大半を占めます。1個1,000円のチップを300台使っても部品代は30万円で、その回路を書いて検証する工数は桁がひとつ上。単価交渉より先に開発側の費目を見たほうが、総額は動きます。 逆転が起きるのは量産数が伸びたときです。台数が数万を超えると、1台ごとに乗るデバイス代の累計が開発費を追い越し、そこでASIC化の検討が現実味を帯びる。分岐点は「ASICの開発費とFPGAの開発費の差を、1個あたりの単価差で割る」という単純な割り算で概算でき、この数字を出さないまま感覚でASICを選ぶと回収できません。 見積りの精度を上げる手も先に挙げます。要件定義とデバイス選定だけを切り出して発注し、ロジック使用率と動作周波数の見通しを立ててから本開発の金額を出す形です。設計規模が読めない段階で一括の総額を求めても、受注側は幅を広く取るしかありません。 ## FPGAの費用が乗る五つの費目｜デバイス・ツール・IP・設計工数・検証環境 FPGAの費用を1本の数字で語ると、必ずどこかが抜けます。発生の仕方が違う費目を混ぜているからです。まず二つの層に分けてから、費目の名前を見積書の書式に合わせます。 ### 初期費用と量産費用の二層構造｜一度きりの支出と1台ごとに乗る支出の分け方 一度きりで終わる支出は、設計工数、検証工数、開発ツールのライセンス、有償IPコアの使用権、評価ボードや治具の購入費です。台数が10台でも1万台でも金額はほとんど変わりません。対して1台ごとに乗るのは、FPGAチップそのものの単価、周辺のメモリや電源部品、基板の製造費、書き込みと検査の工数になります。 この分け方をしておくと、再見積りが速くなります。台数だけ増える相談なら動くのは下の層だけで、上の層は据え置き。仕様変更は逆に上の層へ効くため、台数が同じでも金額が動きます。発注側が混乱するのは、両方を合算した総額しか手元にないときです。 ### 見積書で費目が呼び替えられる形｜設計費・検証費・部材費として並ぶときの読み方 受託側の見積書では、五費目がそのままの名前で並ぶとは限りません。設計工数と検証工数は「論理設計費」「検証費」か人月表記に、ツールライセンスと有償IPは「ソフトウェア費」「ライセンス費」または設計費への内包に、評価ボードと治具は「部材費」「試作費」にまとめられます。 読むときに確認したいのは3点です。有償IPのライセンスが量産用か評価用か、ツールライセンスが自社負担か受託側の保有分か、そして実機検証の回数が何回分で見積もられているか。3点目は特に金額が動きます。実機で1回動かすたびに、書き込み、測定、原因追跡の工数が発生するためです。ソフトウェア側の費用相場と見積書の項目立ては[組み込みソフトウェア開発とは？工程・費用相場と内製・外注の判断基準](https://www.issoh.co.jp/column/details/16837/)で扱っており、FPGAを載せる製品では両方を突き合わせて見ることになります。 ## デバイス単価の実勢｜数百円台の小規模品から大規模品まで開く価格の幅 チップ単価の相場観は、流通在庫の価格を見るのが手早い方法です。ここでは2026年8月24日にDigiKey日本の表示で確認できた値を挙げます。 ### 流通在庫の価格帯｜確認できる最小規模デバイスの1個単価と上振れの範囲 同日のDigiKey日本では、FPGAカテゴリの掲載品目が23,849品目、表示価格の下限が¥747でした。最安帯はLattice Semiconductorの`LCMXO3L-1300E-5UWG36ITR`で、36ピンのWLCSPパッケージ、I/Oは28本という小規模品です。¥1,000台にLattice `LCMXO2-256ZE-1SG32I`が¥1,046、Microchip `A3PN010-1QNG48I`が¥1,300。¥3,000台にはAltera `EP4CE6E22C8N`が¥3,348、Microchip `M2GL005-VFG256I`が¥3,122、Efinix `T20F256I4`が¥3,029という並びでした。 ここに出てくるのは入手性の高い小〜中規模品です。高速トランシーバや大容量ロジックを積んだ上位ファミリは流通在庫の一覧に出にくく、代理店経由の見積りになります。数量と納期で単価が変わる領域のため、「型番を決めてから相場を聞く」順序でなければ数字が出ません。 ### 単価を押し上げる要素｜ロジック規模・速度グレード・温度範囲・パッケージの効き方 同じファミリでも型番の末尾が違うだけで単価は動きます。効き方の大きい順に4つ。ロジック規模（LUT数）が最も効き、次に速度グレード、産業用や車載用の温度範囲、パッケージ形状と続きます。 - ロジック規模：使用率が9割に達すると1段上の品番へ移り、単価が跳ねる - 速度グレード：高速品は同規模でも上乗せがあり、タイミングに余裕がなければ必要 - 温度範囲：民生用と産業用で選択肢が分かれ、車載向けはさらに別系列 - パッケージ：BGAのピッチが細かいほど基板側の製造難度と費用が上がる 実務で効くのは1つ目と4つ目です。使用率を8割以下に収める設計にしておけば、後半で品番を上げ直す事態を避けられます。パッケージは基板の層数に直結し、微細ピッチのBGAを選ぶと基板単価まで連動して上がる。デバイス選定は、基板設計者を交えて決めたほうが総額で得をします。 ### 長期供給と価格改定｜生産中止通知と供給保証年数が単価に効いてくる場面 産業機器や医療機器のように10年単位で作り続ける製品では、単価より供給年数のほうが金額に効きます。生産中止の通知が出れば、数年分をまとめ買いするか別デバイスへ移植するかの二択。移植は設計と検証のやり直しで、初期費用がもう一度発生します。 回避策は選定時に決まります。長期供給プログラムの対象品番を選び、供給保証の年数を代理店から文書で取り、ピン配置に互換のある上位品番を代替候補として控えておく。3つ目は基板を変えずに載せ替えられるため、移植費用を最も小さく抑えられる備えです。 ## 開発側にかかる費用｜ツールライセンス・有償IP・設計工数の積み上がり方 少量生産の案件で総額を決めるのはこちら側です。三つの費目それぞれに、見落とされやすい発生条件があります。 ### 無償版で足りる範囲｜対象デバイスファミリで区切られるツール費用の発生条件 開発ツールはデバイスベンダーで決まり、AMD系とAltera系でそれぞれ専用の環境を使います。どちらも無償で使える版が用意されていますが、対象デバイスファミリが区切られており、上位ファミリを選んだ時点で有償ライセンスが必要になる構造です。AMDのVivado Design Suiteは対象デバイスと機能の範囲でティアが分かれる体系へ移っており、どのティアに入るかで金額が変わります。ベンダーごとのツールの条件と供給年次は[FPGAメーカー比較｜主要4社の製品レンジ・開発ツール・供給条件で選ぶ基準](https://www.issoh.co.jp/column/details/17707/)で横並びに整理しています。 段取りははっきりしています。デバイス選定とツールライセンスの見積りは、同じ会議で決めること。デバイスだけ先に決め、後から年額のライセンス費が判明して予算を組み直す例が実際にあります。ツールの版の固定と系列ごとの確認事項は[FPGA設計の流れ｜7工程の進め方とソフト開発との違い・期間と体制の見積り方](https://www.issoh.co.jp/tech/details/16844/)で扱っています。 ### 有償IPコアが乗る場所｜DDR・PCIe・Ethernetを買うか自作するかの損得 メモリコントローラ、PCI Express、Ethernet MACといった標準的な機能ブロックは、ベンダーや第三者が提供するIPコアで済ませるのが定石です。無償のものと有償のものが混在し、有償分は評価用と量産用でライセンス形態が分かれます。評価用は動作時間に制限がかかる場合があり、量産段階で買い直す前提になります。 自作との損得は、ほぼ工数で決まります。DDRのコントローラを自前で書く工数は、まともに検証まで通せば数人月の規模。IPの購入費がその工数の人件費を下回るなら買ったほうが安く、しかも動作実績のぶんリスクも小さい。自作を選ぶ理由が立つのは、特殊なインターフェースで既製IPが存在しない場合と、ライセンス条件が量産数と合わない場合に限られます。 ### 設計工数が総額を決める理由｜検証に半分が乗る配分と人月単価の掛け算 FPGA案件の見積りで最も外れやすいのが、この費目です。RTLを書く工数だけを積むと、実装は全体の3割程度にすぎないため、総額が3分の1になります。論理シミュレーションによる検証が3割から4割を占め、論理合成・配置配線・タイミング詰めにさらに2割から3割が乗る。この配分は案件で上下する目安として扱ってください。 金額に直すと、人月単価との掛け算です。中規模の案件で数人月から十数人月、大規模になれば数十人月の規模になり、部材費とは桁が違ってきます。工程別の工数配分、動作周波数や使用率が見積りを外す要因、規模ごとの期間レンジは[FPGA設計の七工程と期間・体制の見積り方](https://www.issoh.co.jp/tech/details/16844/)に整理しました。本記事では「総額のうち最も大きい塊はここ」という位置づけだけ押さえます。 ### 検証環境と実機の費用｜評価ボードと書き込み治具・試作基板に乗る実額 実機検証には、評価ボードか試作基板、書き込み用の治具、入出力を模擬する装置が要ります。金額の桁を掴むために実売価格を挙げると、Digilentの評価ボードArty A7-100T（XC7A100TCSG324-1搭載）が公式ストアで$314、書き込み治具のJTAG-SMT3-NCがDigiKey日本で¥10,699でした（いずれも2026年8月24日時点）。なお下位のArty A7-35Tは生産終了と公式ページに明記されています。 数万円で済むのはここまでです。試作基板を起こす段になると、基板設計、製造、部品実装、初回の動作確認までで数十万円から百万円台に届きます。上位ファミリ向けの評価ボードは数十万円する型番もあり、供給状況によっては入手に数か月かかる。リードタイムの読み違いは工期そのものを押し出します。 ## ASIC化との損益分岐｜開発費差と単価差から量産数の目安を出す計算の手順 「量産するならASICが安い」という一般論は、台数の裏づけがなければ判断に使えません。分岐点は割り算ひとつで概算できます。 ### 分岐点を出す計算式｜開発費の差を単価差で割って求める台数の考え方 式はこうです。分岐台数＝（ASICの開発費－FPGAの開発費）÷（FPGAの単価－ASICの単価）。両方式の総額が一致する台数を出しているだけで、これを超えたらASIC、下回るならFPGAが安く済みます。 前提を置いた計算例で感覚を掴みます。FPGA版の開発費を2,000万円、デバイス単価を5,000円、ASIC版の開発費をマスク製作を含めて1億5,000万円、チップ単価を800円と仮に置くと、（1億5,000万－2,000万）÷（5,000－800）＝約3万1,000台。これは前提を置いた試算であり、ASICの開発費はプロセスノードと回路規模で大きく動きます。自社の案件では、両方式の見積りを実際に取ってから同じ式に入れてください。 ### 式に入れ忘れる項目｜マスク改版・在庫リスク・設計変更費が効いてくる場所 単純な割り算で足りない部分が3つあります。1つ目はマスクの改版費で、ASICは試作で不具合が見つかると作り直しに再度まとまった費用と数か月が乗る。2つ目は在庫リスクで、ASICは最小発注数量が設定されるため、売れ残った分がそのまま損になります。3つ目は設計変更費です。 3つ目がFPGAの実質的な価値を作っています。仕様変更が来たとき、FPGAなら回路を書き直して書き込めば済み、追加費用は工数だけ。ASICでは作り直しになります。分岐台数を出したあとに「3年間で何回仕様が変わりそうか」を並べると、台数だけの比較とは違う結論が出ることもあります。 ### ASICへ進まない判断の線｜量産数が読めない製品で開発費を先出ししない基準 ここは言い切ります。年間の生産台数が確定していない製品でASICへ進むべきではありません。分岐台数を上回る見込みが「営業の目標値」でしかない段階では、先出しした開発費が回収できない確率のほうが高い。実績で分岐台数を超えた年が1回あってから検討しても、遅くはないはずです。 逆にASICへ進む条件は明確です。仕様が凍結して2年以上変更がなく、年間出荷が分岐台数を安定して超えており、消費電力や実装面積の制約でFPGAでは要件を満たせない。この3点が揃ったときに、初めて開発費の先出しが投資として成立します。 ## 汎用プロセッサ構成との比較｜マイコン・GPUモジュールと並べた総コストの見方 比較対象はASICだけではありません。同じ処理をマイコンやGPUモジュールで実現できるなら、そちらの総額と並べる必要があります。 ### 三方式のコスト構造の違い｜部材費・開発費・消費電力の効き方を並べた比較 費目ごとの効き方を整理すると、選定の議論が短くなります。 | 比較軸 | マイコン | FPGA | GPUモジュール | | -------- | -------- | ----------- | ---------- | | 1個あたり部材費 | 数百円台から | 千円台から上位は別枠 | 数万円規模 | | 開発費の重心 | ソフト実装 | 論理設計と検証 | モデルと軽量化の調整 | | 技術者の確保 | 比較的容易 | HDL経験者が限られる | ソフト側で吸収可能 | | 消費電力の水準 | 低い | 中程度で調整幅あり | 大きい | | 仕様変更への強さ | ソフト更新で対応 | 回路の書き換えで対応 | ソフト更新で対応 | この表で最も見落とされるのが3行目です。HDLを書ける技術者は市場に少なく、社内に居なければ受託か採用で埋めることになる。人が確保できない前提でFPGAを選ぶと、部材費で得た差額を工数の単価差が食い潰します。技術選定の会議では、部材費より先に要員の確保可否を確認してください。 ### FPGAが安く収まる条件｜低遅延と並列処理が同時に要る中ロット製品での逆転 FPGAが総額で勝つのは、条件が重なったときです。マイクロ秒単位の応答が要る、複数の入力を同時に処理する、そして年間の生産台数が数千台規模まで。この3つが揃うと、マイコンでは処理が間に合わず、GPUモジュールでは部材費と消費電力が重くなり、ASICでは台数が足りません。 産業用カメラの画像前処理、多チャンネルのセンサー同時サンプリング、通信機器のプロトコル処理がここに当たります。共通するのは「決まった処理を、決まった時間内に、並列で回し続ける」形。この形から外れるほど、FPGAを選ぶ理由は薄くなります。 ### 別方式のほうが安く終わる場面｜逐次処理主体・年数万台超で外れる採用理由 採用しないほうがよい場面も挙げます。処理が逐次的で並列化の余地が小さい制御用途はマイコンで足り、応答要求が数ミリ秒以上と緩い用途も同じ。年間の生産台数が数万台を超えて仕様が固まった製品は、前章の計算どおりASICが単価で勝ちます。 画像や音声の推論をエッジ側で回したいという相談も、FPGAが答えとは限りません。開発工数と要員確保まで含めると、GPUやNPUを積んだモジュールのほうが早く安く終わる案件が多くあります。推論用途でFPGAを選ぶ場合の実装像と、GPU・ASIC・CPUとの使い分けは[FPGAによるAI推論とは？量子化・推論IP実装とGPUとの使い分け](https://www.issoh.co.jp/tech/details/16846/)で扱いました。 ## 費用を抑える効かせどころ｜削ってよい費目と削ると跳ね返る費目の線引き 総額を下げる相談で効く手と、逆効果になる手ははっきり分かれます。順に見ます。 ### 効果が大きい削り方｜デバイス選定の前倒しと無償ツール範囲での試算 最も効くのは、デバイス選定を工程の先頭へ置くことです。必要なロジック規模とI/O本数を要件から見積もり、無償ツールの対象ファミリで収まるかを試算する。収まればライセンスの年額が丸ごと消え、デバイス単価も下がります。 もう1つは既製IPの調達判断の前倒しです。有償IPは見積り、契約、ライセンス鍵の発行に数週間かかり、着手後に判明すると待ち時間がそのまま工数へ変わります。要件定義の段階で洗い出せば、金額と納期の両方が固まります。 ### 削ると倍返しになる費目｜検証工数を落とした案件で起きる実機デバッグの膨張 削ってはいけない筆頭が検証工数です。シミュレーションで潰すはずの不具合を実機まで持ち越すと、原因の切り分けに何倍もの時間がかかります。実機では信号の中身が直接見えず、観測用の回路を足して再合成し、配置配線をやり直して書き込む。1周に数時間から十数時間が飛びます。 2つ目が実機検証の回数です。「実機確認1回」と書かれた見積りは、その1回で通らなかったときの扱いを確認してください。3つ目は試作基板を省いて評価ボードだけで済ませる判断で、配線や電源が最終製品と違えば量産前にやり直しになります。 ### 分割発注で見積りの幅を狭める手｜要件定義とデバイス選定だけを切り出す契約 設計規模が読めない段階で総額を求めても、受注側は幅を広く取るしかありません。そこで、要件定義とデバイス選定だけを1か月程度の契約として切り出します。ロジック使用率の試算と動作周波数の見通しが立った状態で本開発の見積りを取れば、金額の幅は目に見えて狭まる。予算の根拠も社内へ説明しやすくなります。 この段階で決めるのは、デバイスの型番とパッケージ、使用する有償IPの一覧、ツールライセンスの負担区分、そして実機検証の回数です。センサーからエッジ機器までを含む構成の切り分けと概算見積りは、[AI・IoTソリューションの開発支援](https://www.issoh.co.jp/service/ai/iot/)で相談を受け付けています。方式そのものを決めかねている段階でも、FPGAで組むべきか別方式へ寄せるべきかの整理から着手できます。 ## よくある質問 FPGAの価格と費用について、発注検討の場でよく挙がる質問をまとめます。 ### FPGA1個の価格はどれくらいですか？ 規模によって桁が変わります。2026年8月24日時点のDigiKey日本では、掲載FPGA 23,849品目の表示価格下限が¥747で、Lattice LCMXO3L-1300E-5UWG36ITRのような小規模品がこの帯にありました。¥3,000台にはAltera EP4CE6E22C8N（¥3,348）やEfinix T20F256I4（¥3,029）が並びます。上位ファミリは代理店見積りとなるため、型番を決めてから数量と納期を添えて問い合わせてください。 ### FPGAの開発費用の相場はどれくらいですか？ 一律の相場は出せませんが、構造は共通しています。総額の大半は設計と検証の人件費で、人月単価×工数で決まる形です。工数の配分は実装3割・検証3〜4割・合成と配置配線とタイミング詰め2〜3割が目安で、RTLを書く工数だけで見積もると総額は3分の1に落ちる計算です。これに開発ツールのライセンス、有償IPコア、評価ボードや試作基板の費用が乗ります。中規模の案件で数人月から十数人月、大規模では数十人月の規模まで開きます。 ### FPGAとASICはどちらが安く済みますか？ 量産台数で入れ替わります。分岐台数＝（ASICの開発費－FPGAの開発費）÷（FPGAの単価－ASICの単価）で概算し、この台数を超えるならASIC、下回るならFPGAが安く収まる形です。ただしASICは試作で不具合が出れば作り直しに再度費用と数か月がかかり、最小発注数量による在庫リスクも負う。仕様変更が続く製品では、分岐台数を超えていてもFPGAのままにする判断が成立します。 ### FPGAの開発ツールは無料で使えますか？ 対象デバイスファミリの範囲内であれば無償の版が使えます。AMD系もAltera系も無償で扱えるデバイスの範囲が区切られており、上位ファミリを選んだ時点で有償ライセンスが必要になる構造です。AMDのVivado Design Suiteは対象デバイスと機能でティアが分かれる体系へ移行しており、どのティアに入るかで金額が変わります。想定デバイスが無償範囲に入るかは、選定と同じタイミングで公式のダウンロードページから確認してください。 ### 見積書のどこを確認すればよいですか？ 4点あります。有償IPのライセンスが評価用か量産用か、開発ツールのライセンス費を自社と受託側のどちらが負担するか、実機検証が何回分で計上されているか、そして試作基板の製造と実装が含まれているかどうか。特に実機検証の回数は金額が動きやすく、1回で通らなかった場合の追加費用の扱いを事前に決めておくと、後の交渉が短く済みます。人月表記だけの見積書では、この4点を個別に確認してください。 ## 関連記事 - [FPGAとは何か？フィールドプログラマブルゲートアレイの定義と基本原理を解説](https://www.issoh.co.jp/tech/details/9296/)：デバイスの内部構造と再プログラム可能な仕組みを扱っています。 - [FPGA設計の流れ｜7工程の進め方とソフト開発との違い・期間と体制の見積り方](https://www.issoh.co.jp/tech/details/16844/)：工程別の工数配分と期間レンジ、体制の組み方をまとめています。 - [組み込みソフトウェア開発とは？工程・費用相場と内製・外注の判断基準を解説](https://www.issoh.co.jp/column/details/16837/)：ソフトウェア側の費用相場と発注先の選び方を比較できます。 - [エッジAIとは？クラウドAIとの違い・仕組み・実装の判断基準を解説](https://www.issoh.co.jp/tech/details/13390/)：端末側で処理する構成の判断軸を整理しています。 --- 出典: [FPGAの価格とコスト構造｜単価だけで決まらない総額の内訳とASICとの分岐点]()（株式会社一創）